寝るとやる気がリセットされる症候群どうにかならんかな。センシティビティリストからReset on Sleepシグナルをはずして、と。
というわけで今はVHDLいじって部品を制御してます。SRAMコントローラはきれいに動作してくれたみたいで、今週はFPGAについてるBlock RAMでSRAMチップの挙動をするものを作ったり、I/Oまわりの部品のデータシートを読んだり。
実情は２日くらい朝ねぼって以下略なんだけどな！
あ、あと今週の発表で某社員乙な人の手書きの線表を使って役割分担説明したときにIOがエロに見えるとか言われてエロ担当になりかけました。どないせえゆうねん。
